AMD官方公布了采用Zen4架構的銳龍7000系列，但只有型號，基本規格和海外價格內部架構設計在演出解禁后才會公開

可是，許多架構細節已經被剝離。

這是Zen4單核的內部布局可以看到浮點單元，調度單元，分支預測單元，加載/存儲單元，解碼單元，TLB，uOP微操作緩存，一級指令和數據緩存，二級緩存

相比之下，與Zen3相比，Zen4具有相同的L1/L3緩存容量，傳輸寬度，浮點寬度等，而微操作緩存從4KB增加到6.75KB，每核L2緩存從512KB增加一倍到1MB，L2/L3緩存延遲從12/46變為14/50周期，羅布和L1·BTB也變得更大

ZenCCD部分采用TSMC的5nm工藝，面積為70mm2，比7nm的Zen3的83mm2小15.7%，但集成度更高晶體管數量從41.5億猛增至65.7億，增長了58%

IOD從GF 12nm升級到TSMC 6nm，集成了Zen3+銳龍6000H/U系列的部分電源管理功能，RDNA2架構的GPU圖形核心，DDR5內存控制器和PCIe 5.0控制單元。

IOD的面積是124.7mm2，和Zen3iod的124.9mm2幾乎一模一樣。

從晶體管的數量和核心面積來看，TSMC的技術確實相當驚人。